Vorhofflimmern ist eine der häufigsten Herzrhythmusstörungen. Wird die Erkrankung nicht rechtzeitig erkannt, kann sie einen Schlaganfall auslösen. Eine Möglichkeit, EKGs über einen langen Zeitraum aufzuzeichnen und so die Chance zu erhöhen, das Herzstolpern zu erkennen, bieten Wearables wie etwa Smartwatches, die der Patient am Handgelenk trägt. Doch damit die mobile Diagnose praktisch umsetzbar ist, müssen die aufgezeichneten EKG-Daten energieeffizient ausgewertet werden können. Das Problem: Die Algorithmen zur Auswertung der Patientendaten können sehr rechenintensiv sein, was einen hohen Energieverbrauch zur Folge hat. Hier könnte künstliche Intelligenz zu effizienteren Verfahren führen.

Zwei Ansätze für eine Lösung

Diese Herausforderung gingen zwei Fraunhofer-Teams an - Fraunhofer IIS mit Forscher der der Friedrich-Alexander-Universität Erlangen-Nürnberg sowie Fraunhofer ITWM in Zusammenarbeit mit der Technischen Universität Kaiserslautern. Dabei verfolgten bei Teams zwei unterschiedliche Ansätze. So setzte Fraunhofer IIS mit dem Projekt "Low-Power Low Memory Low-Cost EKG-Signalanalyse mit ML-Algorithmen - Lo3-ML" auf einen ASIC-basierten (Application-Specific Integrated Circuit, anwendungsspezifischer integrierter Schaltkreis) Ansatz. Beim Fraunhofer ITWM verfolgte man dagegen einen "Holistischen Ansatz zur Optimierung von FPGA-Architekturen für tiefe neuronale Netze via AutoML - Automatisches Maschinenlernen". Eine Herangehensweise, die auch als Projekt "HALF" (Holistisches AutoML für FPGAs) bekannt ist.

Projekt Lo3-ML

Um zu erkennen, ob der Patient gesund oder krank ist, setzen die Forscher am Fraunhofer IIS in Lo3-ML auf Deep Learning, einer speziellen Methode des Maschinellen Lernens, die Neuronale Netze mit verschiedenen Eingabe- und Ausgabeschichten - auch als Layer bezeichnet - verwendet. Das digital vorliegende EKG-Signal wird in das Neuronale Netz eingegeben, die Abschnitte des Signals werden gefiltert, die einzelnen Signalanteile gewichtet und in mehreren Schichten aufsummiert. Die IIS-Forscher sprechen auch von einem ternären Neuronalen Netz, da die einzelnen Werte der Zeitreihe mit den ternären Gewichtswerten +1, 0 und -1 gewichtet werden.

Mit einem Trick gelang es dem Forscherteam diese Zeitreihensignale, also die digitale Darstellung des EKG-Signals, besonders energieeffizient zu verarbeiten: Die Signalverarbeitung als ein Teil des KI-Chips wird schlafen gelegt, solange sie nicht benötigt wird. Zur erheblichen Energieeinsparung tragen darüber hinaus systolische Arrays bei - eine spezielle Architektur des Chips. Auf diese Weise könnte der Chip mit der allerkleinsten am Markt verfügbaren Knopfzelle 330 Tage in Folge EKGs auswerten. Die entwickelte Schaltung würde sich damit nicht nur für den medizinischen Einsatz eignen, sondern auch für andere Anwendungen, bei denen Zeitreihensignale verarbeitet werden, etwa beim Condition Monitoring oder Predictive Maintenance.

Projekt HALF

Beim Forscherteam des Fraunhofer ITWM stand im Vorfeld die Überlegung, welches Netzdesign die besten Voraussetzungen für einen KI-Chip bietet, der sowohl den Faktor Performance als auch die Energieeffizienz berücksichtigt. Doch wie findet man genau die Netze, die den definierten Ansprüchen entsprechen? Hierzu wählten die Forscher zufällig zehn verschiedene Netze, trainierten sie und prüften, wie gut sie funktionieren. Anschließend wählten sie die beiden besten Netze aus und mutierten sie. "Diesen Vorgang wiederholen wir so oft, bis wir das beste Netz gefunden haben. Dieses Verfahren bezeichnet man als automatisiertes maschinelles Lernen", erläutert Jens Krüger, der am Fraunhofer ITWM im Competence Center - High Performance Computing forscht.

Dieses als automatisiertes maschinelles Lernen bezeichnete Verfahren wurde um einen holistischen Ansatz erweitert, der nicht nur das Neuronale Netz, sondern auch die Hardware betrachtet, da das KI-Modell den Energieverbrauch der Hardware beeinflusst. Um die Neuronalen Netze auf Chipebene abzubilden, wurden programmierbare Schaltkreise, FPGAs (Field Programmable Gate Arrays), verwendet. Dabei wird mit einem Software-Tool das Neuronale Netz auf das FPGA übertragen und ist dann in der Lage, die EKG-Daten automatisch auszuwerten. Auf diese Weise soll sich die Entwicklungszeit für optimale neuronale Netzwerktopologien reduzieren lassen und eine entsprechende FPGA-Implementierung realisieren lassen. Die hierzu entwickelten Softwarewerkzeuge eignen sich, wie es heißt, nicht nur für FPGAs, sondern für verschiedenste Chips und Umgebungen.