Neoverse Compute Subsystems

Server-CPUs auf Arm-Basis schneller entwickeln

05.09.2023
Von 
Andy Patrizio arbeitet als freier Journalist für die Network World.
Das Arm-Projekt Neoverse Compute Subsystems soll es Lizenznehmern erleichtern, Prozessoren für Rechenzentren auf der Grundlage von Neoverse-Designs zu entwickeln.
Arms Neoverse Compute Subsystems (CSS) sollen die Entwicklung von Serverchips vereinfachen.
Arms Neoverse Compute Subsystems (CSS) sollen die Entwicklung von Serverchips vereinfachen.
Foto: Phonlamai Photo - shutterstock.com

Der Chipdesigner Arm hat ein Programm vorgestellt, das die Einführung von Neoverse-basierter Technologie in neue Compute-Lösungen vereinfachen soll. Arm bezeichnet das Programm als Arm Neoverse Compute Subsystems (CSS).

Servertechnologie Neoverse

Neoverse ist eine Servertechnologie von Arm, die auf hohe Leistung ausgelegt ist und gleichzeitig eine Energieeffizienz bieten soll, wie sie von Arms Bauteilen für den mobilen Einsatz bekannt sind. von Arm bekannt sind. Darüber hinaus ermögliche es CSS den Partnern, spezialisierte Chips kostengünstiger und schneller zu entwickeln als mit diskreten Lösungen.

Erste CSS-Generation

Das erste CSS-Generation, Arm CSS N2, basiert auf der 2020 eingeführten Neoverse-N2-Plattform. CSS N2 bietet laut Arm Partnern ein anpassbares Compute-Subsystem-Design, das es ihnen ermöglicht, sich auf Funktionen wie Speicher, I/O, etc. zu konzentrieren.

Unter dem Strich soll CSS so ein kompletteres Design bieten und den Arbeitsaufwand für Lizenznehmer reduzieren. Denn im Gegensatz zu Intel und anderen produziert Arm selbst keine Chips, sondern offeriert nur die Designpläne für die Chips.

Technische Daten

CSS N2 kann mit 24 bis 64 Kernen konfiguriert werden. Diese können mit 2,1 GHz bis 3,6 GHz laufen und jeweils über 1 MB L2-Cache und insgesamt 64 MB gemeinsam genutzten System-Cache verfügen. Das Design unterstützt außerdem bis zu acht Kanäle für DDR5-Speicher. Ferner sind 64 Lanes für eine PCIe-5.0-Konnektivität realisierbar. Das CSS-N2-Design ist für Chipdesigns gedacht, die für Scale-out-Clouds, KI-Anwendungen, 5G-Kits, Datenverarbeitungseinheiten (DPUs/SmartNICs) und Netzwerkgeräte konzipiert werden.